

2/9/3 (Item 3 from file: 347)  
DIALOG(R) File 347:JAPIO  
(c) 2005 JPO & JAPIO. All rts. reserv.

05931966 \*\*Image available\*\*

MANUFACTURE OF PRINTED WIRING BOARD

PUB. NO.: 10-215066 [JP 10215066 A]

PUBLISHED: August 11, 1998 (19980811)

INVENTOR(s): ISHIDA NAOTO

KIMATA KENRO

APPLICANT(s): IBIDEN CO LTD [000015] (A Japanese Company or Corporation),

JP (Japan)

APPL. NO.: 09-029787 [JP 9729787]

FILED: January 28, 1997 (19970128)

INTL CLASS: [6] H05K-003/42; H05K-003/46; H01L-023/12

JAPIO CLASS: 42.1 (ELECTRONICS -- Electronic Components); 14.2 (ORGANIC CHEMISTRY -- High Polymer Molecular Compounds); 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R040 (CHEMISTRY -- Reinforced Plastics); R124 (CHEMISTRY -- Epoxy Resins)

ABSTRACT

PROBLEM TO BE SOLVED: To provide a method for manufacturing a printed circuit board capable of mounting with a high density without damaging an outer layer pattern and without causing short-circuiting.

SOLUTION: A conductive layer 21 is formed on the whole surface of the most outer layer of an insulation board 6. A through-hole 602 is drilled in the insulation board 6, a chemical plated film 22 is formed on the whole surface of the insulation board. An electric \*\*\*plated\*\*\* film 23 is formed on the inner wall of a through-hole by using \*\*\*resist\*\*\* film. A resin 5 is filled inside the through hole by a printing method. Resin sticks out from the through-hole is removed by \*\*\*grinding\*\*\*. With the outer layer pattern forming portion exposed. Then non-formed portion of the outer layer pattern is covered with a dry film. A solder- \*\*\*plated\*\*\* film 24 is formed on an outer layer pattern formed portion exposed from the dry film. Dry film is removed, a conductive layer of non-formed portion of the outer layer pattern is etched and an outer layer pattern 2 is formed.

[First Hit](#)    [Previous Doc](#)    [Next Doc](#)    [Go to Doc#](#)

**End of Result Set**

[Generate Collection](#)

L1: Entry 1 of 3

File: DWPI

Aug 11, 1998

DERWENT-ACC-NO: 1998-491902

DERWENT-WEEK: 199843

COPYRIGHT 2006 DERWENT INFORMATION LTD

TITLE: PCB manufacturing method for mounting electronic components - involves removing solder plating film and dry film after forming outer layer pattern by performing etching removal of electronic conductive layer exposed from solder plating film

PRIORITY-DATA: 1997JP-0029787 (January 28, 1997)

[Search Selected](#) [Search ALL](#) [Clear](#)

**PATENT-FAMILY:**

PUB-NO	PUB-DATE	LANGUAGE	PAGES	MAIN-IPC
<input type="checkbox"/> JP 10215066 A	August 11, 1998		010	H05K003/42

INT-CL (IPC): H01 L 23/12; H05 K 3/42; H05 K 3/46

ABSTRACTED-PUB-NO: JP 10215066A

**BASIC-ABSTRACT:**

The method involves forming an electro conductive layer (21) on the entire surface of an insulated substrate (6). An electroless plating film (22) is formed on the surface of the insulated substrate. A through hole (602) is formed in the insulated substrate. An electro plating film (23) is formed on the inner wall of the through hole. Then, resin is filled inside the through hole by printing. The resin overflowing from the hole is removed.

The outer layer pattern is formed by performing etching removal of the electro conductive layer exposed from the solder plating film. A drying film covers the non-formation part of the outer layer pattern, where the outer layer pattern formation part is exposed. Then, a solder plating film (24) is formed on the exposed outer layer pattern formation part and the dry film solder plating is removed.

ADVANTAGE - Prevents damage to outer layer pattern and short circuit generation. Manufactures PCB with high density mounting facility.

[Previous Doc](#)    [Next Doc](#)    [Go to Doc#](#)

**\* NOTICES \***

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

## DETAILED DESCRIPTION

---

### [Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the manufacture approach of a printed wired board.

[0002]

[Description of the Prior Art] Conventionally, as a printed wired board, as shown in drawing 16, the inner layer pattern 93 is formed in the interior of an insulating substrate 96, the outer layer pattern 92 is formed in the outermost layer, and there is a thing which makes it flow through between both with the electric conduction coat 903 which covers the wall of a through hole 902, for example. The outer layer pattern 92 prepared in the inferior-surface-of-tongue side of a printed wired board 97 has the land 926 which connects with a through hole 902 electrically, and the pad 924 joined to the solder ball 4 near opening of a through hole 902, as shown in drawing 16 and drawing 18. As shown in drawing 16, the interior of a through hole 902 is filled up with resin 95.

[0003] The outer layer pattern 92 is electrically connected with the pad 82 prepared in the front face of a mother board 81 through the solder ball 4 joined to the land 926. The concave loading section 901 for carrying electronic parts 911 is formed in the center of abbreviation of a printed wired board 97. The bonding pad section 931 which are some inner layer patterns 3 is exposed to the interior of the loading section 901. The bonding pad section 931 is electrically connected with electronic parts 911 by the bonding wire 912.

[0004] Next, the manufacture approach of the above-mentioned printed wired board 97 is explained. First, as shown in drawing 19, while forming the inner layer pattern 93 and the outer layer pattern 92 in the resin substrates 961-964, the openings 905-908 for loading section formation are drilled.

Subsequently, the insulating substrate 96 which has a laminating and the loading section 901 which was stuck by pressure and carried out opening stair-like for these resin substrates 961-964 is obtained.

[0005] Subsequently, as shown in drawing 20, a drill etc. is used for an insulating substrate 96 and hole dawn of the through hole 902 is carried out to it. Subsequently, as shown in drawing 21, the thin chemical plating film 922 is formed in the whole front face of an insulating substrate 96. Subsequently, where opening of the through hole 902 is carried out to the outermost layer of an insulating substrate 96, the resist film 99 is formed.

[0006] Subsequently, as shown in drawing 22, the electroplating film 923 is formed in the interior of a through hole 902. Thereby, the electric conduction coat 903 is formed in the wall of a through hole 902. Subsequently, as shown in drawing 23, the resist film 99 is exfoliated. Subsequently, micro etching is carried out and the chemical plating film 922 formed in the front face of an insulating substrate 96 is removed. At this time, it leaves the electric conduction coat 903 formed in the interior of a through hole 902 as it is.

[0007] Subsequently, the interior of a through hole 902 is filled up with resin 95 by print processes. At this time, as shown in drawing 23 and drawing 25 R> 5, resin 95 will be projected from a through hole and the resin heights 951 will be formed. Therefore, subsequently to drawing 24, resin 95 is made flat by carrying out polish removal of the resin heights 951 projected from the through hole 902 so that it

may be shown. By the above, the above-mentioned printed wired board 97 is obtained.

[0008]

[Problem(s) to be Solved] However, there are the following problems in the manufacture approach of the above-mentioned conventional printed wired board. That is, as shown in drawing 23 and drawing 25, since some resin 95 projected from the through hole 902 projects from a through hole 902, it is carrying out polish removal. At this time, as shown in drawing 2525, the damage section 929 may be formed also for the outer layer pattern 92 of polish removal. The reason etched and carried out pattern formation of the copper foil, and has projected the outer layer pattern 92 from the front face of an insulating substrate 96 by the thickness of copper foil. Therefore, it is because the outer layer pattern 92 also receives polish in the case of polish removal of the resin heights 951.

[0009] Moreover, as shown in drawing 17 and drawing 18, it has come to narrow-ize spacing of the outer layer pattern 92 in recent years. Specifically, the outer layer pattern 92 may approach until the minimum distance A is set to 0.1mm or less. In this case, outer layer pattern 92 adjoining comrade becomes easy to short-circuit.

[0010] That is, as shown in drawing 26, when forming the outer layer pattern 92 in narrow spacing, actual hole dawn location 902b may shift from design location 902a in the case of the hole dawn of a through hole 902. Moreover, when covering the resist film 99 on the front face of an insulating substrate 96, actual covering location 99b may shift from design location 99a.

[0011] Therefore, if the electroplating film 923 is formed in the front face of an insulating substrate 96, it may cover to the front face of the outer layer pattern 92 with which the electroplating film 923 adjoins. In this case, outer layer pattern 92 adjoining comrade may connect electrically, and may become a short cause.

[0012] This invention does not have damage in an outer layer pattern in view of this conventional trouble, and it is going to offer the manufacture approach of a printed wired board which can be mounted in high density, without generating short-circuit.

[0013]

[Means for Solving the Problem] Invention of claim 1 forms the conductive layer for outer layer pattern formation in all the front faces of an insulating substrate first in the approach of manufacturing the printed wired board which has the outer layer pattern prepared on the surface of the insulating substrate, and a through hole. Subsequently Hole dawn of the through hole is carried out to the above-mentioned insulating substrate, and, subsequently to the wall of the above-mentioned through hole, the chemical plating film is formed at least. Subsequently The interior of the above-mentioned through hole is filled up with resin by print processes, and, subsequently polish removal of the resin projected from the above-mentioned through hole is carried out. Subsequently Where the outer layer pattern formation part in a conductive layer is exposed by laying the dry film which has the same configuration as the configuration of an outer layer pattern agensis part on the surface of an insulating substrate, an outer layer pattern agensis part is covered. Subsequently The solder plating film is formed in the above-mentioned outer layer pattern formation part of the conductive layer exposed from the above-mentioned dry film. Subsequently It is the manufacture approach of the printed wired board which removes the above-mentioned dry film, subsequently carries out etching removal of the above-mentioned conductive layer exposed from the above-mentioned solder plating film, forms an outer layer pattern and is subsequently characterized by removing the above-mentioned solder plating film.

[0014] What should be most observed in this invention is filling up the interior of a through hole with resin, where a conductive layer's is formed on the surface of [ whole ] an insulating substrate, etching the outer layer pattern agensis part of the account conductive layer of Gokami, and forming an outer layer pattern.

[0015] Next, an operation and effectiveness of this invention are explained. In this invention, where a conductive layer is formed on the surface of [ whole ] an insulating substrate, the interior of a through hole is filled up with resin (refer to drawing 9 ). Therefore, when carrying out polish removal of the convex resin projected from the through hole, it is not damaged and a defect does not produce a flat conductive layer. Therefore, it can form without damage of an outer layer pattern by etching into this

unhurt conductive layer.

[0016] Moreover, the dry film which has the same configuration as an outer layer pattern agensis part is covered on an insulating-substrate front face, and the solder plating film is formed in an outer layer pattern formation part (R> drawing 12 2 reference). Subsequently, if a dry film is removed, the conductive layer of an outer layer pattern agensis part will be exposed (refer to drawing 13 ). Then, if the conductive layer exposed from the dry film is etched, etching removal of the conductive layer of an outer layer pattern agensis part will be carried out, and the conductive layer of the outer layer pattern formation part covered with the solder plating film will remain (refer to drawing 14 ). Thereby, an outer layer pattern is formed on the surface of an insulating substrate.

[0017] Therefore, an outer layer pattern will be formed by carrying out etching removal of the part of the same configuration as the dry film in a conductive layer. Therefore, according to this invention, among the adjoining outer layer pattern comrades, the insulation distance for a configuration of a dry film will intervene, both connect, and it does not become a short cause.

[0018] Moreover, for this reason, by narrowing width of face of a dry film, insulation distance can be secured and a detailed outer layer pattern can be formed. Moreover, spacing of an outer layer pattern can be made narrower than before. Therefore, according to this invention, the pattern of high density can be formed by FAIN.

[0019] The above-mentioned chemical plating film is formed in the wall of a through hole at least. The chemical plating film may be formed in all the front faces of an insulating substrate at this time. The reason is that the chemical plating film is removed with a conductor layer in the case of etching of a conductor layer.

[0020] Moreover, like invention of claim 2, after forming the above-mentioned chemical plating film, it is desirable to form the electroplating film in the wall of the through hole covered with this chemical plating film. Thereby, the plating film of thickness can be formed in the wall of a through hole, and the conductivity of a through hole can be made good.

[0021] Next, while invention of claim 3 has the through hole which performs the electric flow between the inner layer pattern prepared in the interior of an insulating substrate, and the outer layer pattern prepared in the outermost layer of an insulating substrate In the approach of manufacturing the multilayer printed wired board which comes to prepare the concave loading section for carrying electronic parts While forming the insulating substrate which has a inner layer pattern and the loading section, the conductive layer for outer layer pattern formation is formed in all the front faces of the outermost layer of this insulating substrate. First, subsequently Hole dawn of the through hole is carried out to the above-mentioned insulating substrate, and, subsequently the chemical plating film is formed in all the front faces of the above-mentioned insulating substrate including the wall and the above-mentioned loading section of the above-mentioned through hole. Subsequently The front face of the above-mentioned insulating substrate is covered with the resist film which has the opening hole to which opening of the above-mentioned through hole is carried out at least. Subsequently The electroplating film is formed in the wall of the above-mentioned through hole exposed from the above-mentioned resist film. Subsequently The above-mentioned resist film is removed and, subsequently to the interior of the above-mentioned through hole, it is filled up with resin by print processes. Subsequently Polish removal of the resin projected from the above-mentioned through hole is carried out, and subsequently the above-mentioned conductor layer carries out micro etching of the chemical plating film exposed to the front face of the above-mentioned insulating substrate, left. Subsequently Where the outer layer pattern formation part in a conductive layer is exposed by laying the dry film which has the same configuration as the configuration of an outer layer pattern agensis part on the surface of an insulating substrate, an outer layer pattern agensis part is covered. Subsequently The solder plating film is formed in the above-mentioned outer layer pattern formation part of the conductive layer exposed from the above-mentioned dry film. Subsequently It is the manufacture approach of the printed wired board which removes the above-mentioned dry film, subsequently carries out etching removal of the above-mentioned conductive layer exposed from the above-mentioned solder plating film, forms an outer layer pattern and is subsequently characterized by removing the above-mentioned solder plating film.

[0022] This invention is the approach of manufacturing the printed wired board of the multilayer structure which has the loading section for electronic-parts loading using invention of above-mentioned claim 1.

[0023] Also in this invention, like claims 1 and 2, where a conductive layer is formed on the surface of [ whole ] an insulating substrate, without doing damage to a conductive layer, since polish removal of the resin projected from the through hole is carried out, the polish removal of the resin can be carried out and a gratis outer layer pattern can be formed. Moreover, since an outer layer pattern is formed by carrying out etching removal of the part of the same configuration as the dry film in a conductive layer, it can surely secure the insulation distance for a configuration of a dry film between adjoining outer layer patterns.

[0024]

[Embodiment of the Invention] The manufacture approach of the printed wired board concerning the example of an operation gestalt of this invention is explained using drawing 1 - drawing 15. The printed wired board 7 manufactured by this example has the through hole 602 which performs an electric flow with the inner layer pattern 3 prepared in the interior of an insulating substrate 6, and the outer layer pattern 2 prepared in the outermost layer of an insulating substrate 6, and the concave loading section 601 for carrying electronic parts, as shown in drawing 1. Some inner layer patterns 3 are exposed to the interior of the loading section 601.

[0025] Moreover, as shown in drawing 1 and drawing 2, the outer layer pattern 2 has the land 26 prepared in the perimeter of a through hole 602, and the pad section 27 for joining the solder ball 68. Moreover, the inner layer pattern 3 has the bonding pad section 31 into the part exposed from the wall surface of the concave loading section 601.

[0026] If the outline of the manufacture approach of the above-mentioned printed wired board 7 is explained, where a conductive layer 21 is formed in the whole front face of an insulating substrate 6, the interior of a through hole 602 will be filled up with resin 5 (drawing 10), a conductive layer 21 will be etched after that, and the outer layer pattern 2 will be formed (drawing 14).

[0027] Hereafter, the detail of the manufacture approach of the above-mentioned printed wired board is explained. First, in the process before the laminating condition shown in drawing 3, the resin substrates 61-64, such as a glass epoxy group plate, are prepared. The conductive layer 21 which consists of copper foil is stuck on the whole front face of the resin substrates 61-64.

[0028] Next, the resist film for inner layer pattern formation is formed, a conductive layer 21 is etched into the front face of the resin substrates 61-63 used as the inner layer of an insulating substrate, and the inner layer pattern 3 is formed in it. The bonding pad section 31 is formed in the part exposed to the inner layer pattern 3 inside the loading section 601. On the other hand, it leaves the conductive layer 21 used as the outermost layer of an insulating substrate as it is. Next, the openings 605-608 for loading section formation are drilled in the resin substrates 61-64.

[0029] Next, as shown in drawing 3, a laminating and the loading section 601 which carried out opening stair-like while being stuck by pressure and obtaining the insulating substrate 6 are formed for these resin substrates 61-64. The bonding pad section 31 which are some inner layer patterns 3 is exposed in the interior of the loading section 601.

[0030] Subsequently, as shown in drawing 4, a drill etc. is used for an insulating substrate 6 and hole dawn of the through hole 602 is carried out. Subsequently, as shown in drawing 5, a palladium plating nucleus is formed in the whole front face of an insulating substrate 6 including the wall of a through hole 602, and the interior of the loading section 601, and, subsequently to these front faces, the chemical plating film 22 is formed. The chemical plating film 22 is immersed in copper chemical plating liquid in an insulating substrate 6, and deposits a copper coat.

[0031] Subsequently, as shown in drawing 5, the front face of an insulating substrate 6 is covered with the resist film 11 which has the opening hole 110 to which opening of a through hole 602 and its perimeter is carried out. The perimeter of the above-mentioned through hole 602 is the part which should form the land 26 and the pad section 27 which are some outer layer patterns 2 (drawing 2).

[0032] Subsequently, as shown in drawing 6, while an insulating substrate 6 is immersed in electrolytic

copper plating liquid, the chemical plating film 22 which has covered the front face of an insulating substrate 6 is made to energize, and the electroplating film 23 is made to form in the wall of a through hole 602, and its perimeter. Subsequently, as shown in drawing 7, the resist film 11 is removed.

[0033] Subsequently, as shown in drawing 8 and drawing 9, the interior of a through hole 602 is filled up with epoxy system resin 5 by print processes. The above-mentioned print processes form in the front face of an insulating substrate 6 the mask which covers the part except a through hole 602, and, specifically, are filled up with the resin adjusted to moderate viscosity from the mask.

[0034] At this time, as shown in drawing 9, on a through hole 602, resin 5 projects and heights 51 are formed. For this reason, by carrying out polish removal of the heights 51 of the resin 5 projected from the through hole 602 with means, such as buffing, as shown in drawing 10, the vertical edge of the resin 5 with which the through hole 602 was filled up is made into the flat side 50. Subsequently, micro etching is performed to an insulating substrate 6, and the conductor layer 21 formed in the outermost layer of an insulating substrate 6 removes the chemical plating film 22 exposed to the front face of an insulating substrate 6, and a palladium plating nucleus, left.

[0035] Subsequently, by laying the dry film 12 which has the same configuration as the configuration of an outer layer pattern agensis part in the front face of an insulating substrate 6, as shown in drawing 11, where the outer layer pattern formation part in a conductive layer 21 is exposed, an outer layer pattern agensis part is covered.

[0036] Subsequently, as shown in drawing 12, the solder plating film 24 is formed in the outer layer pattern formation part exposed from the dry film 12, and the inner layer pattern 3 exposed to the loading section 601. Subsequently, as shown in drawing 13, the dry film 12 is removed and the conductive layer 21 of an outer layer pattern agensis part is exposed from the solder plating film 24. Subsequently, etching removal of the conductive layer 21 of the above-mentioned outer layer pattern agensis part is carried out, and the outer layer pattern 2 is formed in the outermost layer of an insulating substrate 6. At this time, the inner layer pattern 3 in the loading section 601 is protected by the solder plating film 24. Subsequently, as shown in drawing 1515, the solder plating film 24 is removed.

[0037] Then, as shown in drawing 1, where the land 26 and the pad section 27 in the outer layer pattern 3 are exposed, the permanent resist film 66 is formed in the front face of an insulating substrate 6, and, subsequently nickel and gilding 25 are given at it to the front face of the outer layer pattern 2 exposed from the permanent resist film 66. Subsequently, the solder ball 68 is joined to the pad section 27 of the outer layer pattern 2. Subsequently, appearance processing of an insulating substrate 6 is performed. The printed wired board 7 (drawing 1) of this example is obtained by the above.

[0038] Then, as shown in drawing 1, electronic parts 60 are mounted in the loading section 601, between electronic parts 60 and the bonding pad sections 31 is electrically connected by the bonding wire 310, and these are closed with the resin 600 for the closures. Subsequently, the solder ball 68 of a printed wired board 7 is laid in the pad 81 of a mother board 8, and the solder ball 68 is fused. Thereby, a printed wired board 7 is joined to a mother board 8.

[0039] Next, an operation of this example and effectiveness are explained. In this example, as shown in drawing 8 and drawing 9, where a conductive layer 21 is formed in the whole front face of an insulating substrate 6, the interior of a through hole 602 is filled up with resin 5. Therefore, when carrying out polish removal of the upper part of a through hole 602, and the heights 51 of resin 5 projected caudad, polish removal is hardly carried out and the flat conductive layer 21 does not produce damage and a defect. Therefore, as shown in drawing 1212 - drawing 14, it can form without damage of the outer layer pattern 2 by etching into the unhurt conductive layer 21.

[0040] Moreover, as shown in drawing 12 - drawing 14, the outer layer pattern 2 is formed when the part of the same configuration as the dry film 12 in a conductive layer 21 carries out etching removal. Therefore, among the adjoining outer layer pattern comrades, the insulation distance for a configuration of the dry film 12 will intervene, both connect, and it does not become a short cause.

[0041] Moreover, for this reason, by narrowing width of face of the dry film 12, insulation distance can be secured, the detailed outer layer pattern 2 can be formed, and distance between outer layer patterns can be narrowed at a minimum of 0.1mm or less. Therefore, according to the manufacture approach of

this example, the outer layer pattern 2 of high density can be formed by FAIN.

[0042]

[Effect of the Invention] According to this invention, there is no damage in an outer layer pattern, and the manufacture approach of a printed wired board which can be mounted in high density can be offered, without generating short-circuit.

---

[Translation done.]

**\* NOTICES \***

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**CLAIMS**

---

**[Claim(s)]**

[Claim 1] In the approach of manufacturing the printed wired board which has the outer layer pattern prepared on the surface of the insulating substrate, and a through hole, the conductive layer for outer layer pattern formation is first formed in all the front faces of an insulating substrate. Subsequently Hole dawn of the through hole is carried out to the above-mentioned insulating substrate, and, subsequently to the wall of the above-mentioned through hole, the chemical plating film is formed at least. Subsequently The interior of the above-mentioned through hole is filled up with resin by print processes, and, subsequently polish removal of the resin projected from the above-mentioned through hole is carried out. Subsequently Where the outer layer pattern formation part in a conductive layer is exposed by laying the dry film which has the same configuration as the configuration of an outer layer pattern agensis part on the surface of an insulating substrate, an outer layer pattern agensis part is covered. Subsequently The solder plating film is formed in the above-mentioned outer layer pattern formation part of the conductive layer exposed from the above-mentioned dry film. Subsequently The manufacture approach of the printed wired board which removes the above-mentioned dry film, subsequently carries out etching removal of the above-mentioned conductive layer exposed from the above-mentioned solder plating film, forms an outer layer pattern and is subsequently characterized by removing the above-mentioned solder plating film.

[Claim 2] The manufacture approach of the printed wired board characterized by forming the electroplating film in the wall of the through hole covered with this chemical plating film in claim 1 after forming the above-mentioned chemical plating film.

[Claim 3] While having the through hole which performs the electric flow between the inner layer pattern prepared in the interior of an insulating substrate, and the outer layer pattern prepared in the outermost layer of an insulating substrate In the approach of manufacturing the multilayer printed wired board which comes to prepare the concave loading section for carrying electronic parts While forming the insulating substrate which has a inner layer pattern and the loading section, the conductive layer for outer layer pattern formation is formed in all the front faces of the outermost layer of this insulating substrate. First, subsequently Hole dawn of the through hole is carried out to the above-mentioned insulating substrate, and, subsequently the chemical plating film is formed in all the front faces of the above-mentioned insulating substrate including the wall and the above-mentioned loading section of the above-mentioned through hole. Subsequently The front face of the above-mentioned insulating substrate is covered with the resist film which has the opening hole to which opening of the above-mentioned through hole is carried out at least. Subsequently The electroplating film is formed in the wall of the above-mentioned through hole exposed from the above-mentioned resist film. Subsequently The above-mentioned resist film is removed and, subsequently to the interior of the above-mentioned through hole, it is filled up with resin by print processes. Subsequently Polish removal of the resin projected from the above-mentioned through hole is carried out, and subsequently the above-mentioned conductor layer carries out micro etching of the chemical plating film exposed to the front face of the above-mentioned insulating substrate, left. Subsequently Where the outer layer pattern formation part in a conductive

layer is exposed by laying the dry film which has the same configuration as the configuration of an outer layer pattern agenesis part on the surface of an insulating substrate, an outer layer pattern agenesis part is covered. Subsequently The solder plating film is formed in the above-mentioned outer layer pattern formation part of the conductive layer exposed from the above-mentioned dry film. Subsequently The manufacture approach of the printed wired board which removes the above-mentioned dry film, subsequently carries out etching removal of the above-mentioned conductive layer exposed from the above-mentioned solder plating film, forms an outer layer pattern and is subsequently characterized by removing the above-mentioned solder plating film.

---

[Translation done.]

**\* NOTICES \***

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

## DESCRIPTION OF DRAWINGS

---

### [Brief Description of the Drawings]

[Drawing 1] The sectional view of a printed wired board in the example of an operation gestalt.

[Drawing 2] The top view of a printed wired board in the example of an operation gestalt.

[Drawing 3] The sectional view of an insulating substrate for explaining the manufacture approach of the printed wired board of the example of an operation gestalt.

[Drawing 4] The sectional view of the insulating substrate in which the through hole was formed following drawing 3 .

[Drawing 5] The sectional view of the insulating substrate covered with the resist film following drawing 4 .

[Drawing 6] The sectional view of the insulating substrate in which the electroplating film was formed following drawing 5 .

[Drawing 7] The sectional view of an insulating substrate following drawing 6 from which the resist film was removed.

[Drawing 8] The sectional view of the insulating substrate filled up with resin in the through hole following drawing 7 .

[Drawing 9] The perspective view of the insulating substrate filled up with resin in the through hole following drawing 7 .

[Drawing 10] The sectional view of the insulating substrate which carried out flattening of the heights of the resin projected from the through hole following drawing 8 .

[Drawing 11] The sectional view of the insulating substrate covered with the dry film following drawing 10 .

[Drawing 12] The sectional view of the insulating substrate in which the solder plating film was formed following drawing 11 .

[Drawing 13] The sectional view of an insulating substrate following drawing 12 from which the dry film was removed.

[Drawing 14] The sectional view of the insulating substrate in which the outer layer pattern was formed following drawing 13 .

[Drawing 15] The sectional view of an insulating substrate following drawing 14 from which the solder plating film was removed.

[Drawing 16] The sectional view of a printed wired board in the conventional example.

[Drawing 17] The rear-face Fig. of a printed wired board in the conventional example.

[Drawing 18] The explanatory view showing the relation of the adjoining outer layer pattern in the conventional example.

[Drawing 19] The sectional view of an insulating substrate for explaining the manufacture approach of a printed wired board in the conventional example.

[Drawing 20] The sectional view of the insulating substrate which drilled the through hole following drawing 19 .

[Drawing 21] The sectional view of the insulating substrate covered with the resist film following

drawing 20 .

[Drawing 22] The sectional view of the insulating substrate in which the electroplating film was formed following drawing 20 .

[Drawing 23] The sectional view of the insulating substrate filled up with resin in the through hole following drawing 22 .

[Drawing 24] The sectional view of the insulating substrate which carried out flattening of the heights of the resin projected from the through hole following drawing 23 .

[Drawing 25] The partial perspective view of an insulating substrate to show the trouble when carrying out polish removal of the heights of the resin projected from the through hole in the conventional example.

[Drawing 26] The top view (A) of an insulating substrate showing the formation location of the electroplating film near [ in the conventional example ] a through hole, and a sectional view (B).

[Description of Notations]

11 ... the resist film,

110 ... an opening hole,

12 ... a dry film,

13 ... a mask,

2 ... an outer layer pattern,

21 ... a conductive layer,

22 ... the chemical plating film,

23 ... the electroplating film,

24 ... the solder plating film,

25 ... nickel and gilding,

26 ... a land,

27 ... the pad section,

3 ... a inner layer pattern,

31 ... the bonding pad section,

5 ... resin,

6 ... an insulating substrate,

60 ... electronic parts,

61-64 ... Resin substrate,

67 ... a heat sink,

68 ... a solder ball,

600 ... the resin for the closures,

601 ... the loading section,

602 ... a through hole,

7 ... a printed wired board,

8 ... a mother board,

81 ... a pad,

---

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-215066

(43)公開日 平成10年(1998)8月11日

(51)Int.Cl.<sup>®</sup>

H 05 K 3/42  
3/46

識別記号

6 2 0

F I

H 05 K 3/42  
3/46

6 2 0 A  
N  
Q  
E

// H 01 L 23/12

H 01 L 23/12

N

審査請求 未請求 請求項の数 3 FD (全 10 頁)

(21)出願番号

特願平9-29787

(22)出願日

平成9年(1997)1月28日

(71)出願人

イビデン株式会社

岐阜県大垣市神田町2丁目1番地

(72)発明者 石田 直人

岐阜県大垣市河間町3丁目200番地 イビ  
デン株式会社河間工場内

(72)発明者 木俣 實朗

岐阜県揖斐郡揖斐川町北方1-1 イビデ  
ン株式会社北工場内


(74)代理人 弁理士 高橋 祥泰

(54)【発明の名称】 プリント配線板の製造方法

(57)【要約】

【課題】 外層パターンに損傷がなく、ショートを発生させることなく高密度に実装することができる、プリント配線板の製造方法を提供する。

【解決手段】 絶縁基板6の最外層の全表面に導電層21を形成する。絶縁基板にスルーホール602を穿設し、絶縁基板の全表面に化学めっき膜22を形成する。レジスト膜を用いてスルーホールの内壁に電気めっき膜23を形成する。スルーホールの内部に印刷法により樹脂5を充填する。スルーホールから突出した樹脂を研磨除去する。外層パターン形成部分を露出させた状態で外層パターン非形成部分をドライフィルムにより被覆する。ドライフィルムより露出した外層パターン形成部分に、半田めっき膜24を形成する。ドライフィルムを取り去り、外層パターン非形成部分の導電層をエッチングして、外層パターン2を形成する。



## 【特許請求の範囲】

【請求項1】 絶縁基板の表面に設けた外層パターンと、スルーホールとを有するプリント配線板を製造する方法において、まず、絶縁基板の全表面に外層パターン形成用の導電層を形成し、次いで、上記絶縁基板にスルーホールを穴明けし、次いで、少なくとも上記スルーホールの内壁に、化学めっき膜を形成し、次いで、上記スルーホールの内部に印刷法により樹脂を充填し、次いで、上記スルーホールから突出した樹脂を研磨除去し、次いで、絶縁基板の表面に、外層パターン非形成部分の形状と同一の形状を有するドライフィルムを載置することにより、導電層における外層パターン形成部分を露出させた状態で外層パターン非形成部分を被覆し、次いで、上記ドライフィルムより露出している導電層の上記外層パターン形成部分に、半田めっき膜を形成し、次いで、上記ドライフィルムを取り去り、次いで、上記半田めっき膜より露出している上記導電層をエッチング除去して、外層パターンを形成し、次いで、上記半田めっき膜を除去することを特徴とするプリント配線板の製造方法。

【請求項2】 請求項1において、上記化学めっき膜を形成した後には、該化学めっき膜により被覆されたスルーホールの内壁に電気めっき膜を形成することを特徴とするプリント配線板の製造方法。

【請求項3】 絶縁基板の内部に設けた内層パターンと絶縁基板の最外層に設けた外層パターンとの間の電気的導通を行うスルーホールを有するとともに、電子部品を搭載するための凹状の搭載部を設けてなる多層のプリント配線板を製造する方法において、まず、内層パターン及び搭載部を有する絶縁基板を形成するとともに該絶縁基板の最外層の全表面に外層パターン形成用の導電層を形成し、次いで、上記絶縁基板にスルーホールを穴明けし、次いで、上記スルーホールの内壁及び上記搭載部を含めて上記絶縁基板の全表面に、化学めっき膜を形成し、次いで、少なくとも上記スルーホールを開口させる開口孔を有するレジスト膜により上記絶縁基板の表面を被覆し、次いで、上記レジスト膜より露出している上記スルーホールの内壁に、電気めっき膜を形成し、次いで、上記レジスト膜を取り去り、次いで、上記スルーホールの内部に印刷法により樹脂を充填し、次いで、上記スルーホールから突出した樹脂を研磨除去し、次いで、上記導体層は残したまま、上記絶縁基板の表面に露出している化学めっき膜をマイクロエッチングし、次いで、絶縁基板の表面に、外層パターン非形成部分の形状と同一の形状を有するドライフィルムを載置することにより、導電層における外層パターン形成部分を露出させた状態で外層パターン非形成部分を被覆し、次いで、上記ドライフィルムより露出している導電層の上記外層パターン形成部分に、半田めっき膜を形成し、次いで、上記ドライフィルムを取り去り、次いで、上記半田めっき膜

より露出している上記導電層をエッチング除去して、外層パターンを形成し、次いで、上記半田めっき膜を除去することを特徴とするプリント配線板の製造方法。

## 【発明の詳細な説明】

## 【0001】

【技術分野】 本発明は、プリント配線板の製造方法に関する。

## 【0002】

【従来技術】 従来、プリント配線板としては、例えば、図16に示すごとく、絶縁基板96の内部に内層パターン93を設け、その最外層には外層パターン92を設けて、両者間にスルーホール902の内壁を被覆する導電被膜903により導通させるものがある。プリント配線板97の下面側に設けた外層パターン92は、図16、図18に示すごとく、スルーホール902の開口部付近にスルーホール902と電気的に接続するランド部926、及び半田ボール4と接合するパッド924を有している。図16に示すごとく、スルーホール902の内部には、樹脂95が充填されている。

20 【0003】 外層パターン92は、そのランド部926に接合した半田ボール4を介して、マザーボード81の表面に設けたパッド82と電気的に接続している。プリント配線板97の略中央には、電子部品911を搭載するための凹状の搭載部901が設けられている。搭載部901の内部には、内層パターン3の一部であるボンディングパッド部931が露出している。ボンディングパッド部931は、ボンディングワイヤー912により電子部品911と電気的に接続している。

【0004】 次に、上記プリント配線板97の製造方法について説明する。まず、図19に示すごとく、樹脂基板961～964に内層パターン93及び外層パターン92を形成するとともに搭載部形成用の開口部905～908を穿設する。次いで、これらの樹脂基板961～964を積層、圧着して、階段状に開口した搭載部901を有する絶縁基板96を得る。

【0005】 次いで、図20に示すごとく、絶縁基板96にスルーホール902をドリル等を用いて穴明けする。次いで、図21に示すごとく、絶縁基板96の表面全体に薄い化学めっき膜922を形成する。次いで、絶縁基板96の最外層に、スルーホール902を開口させた状態でレジスト膜99を形成する。

【0006】 次いで、図22に示すごとく、スルーホール902の内部に、電気めっき膜923を形成する。これにより、スルーホール902の内壁に導電被膜903が形成される。次いで、図23に示すごとく、レジスト膜99を剥離する。次いで、絶縁基板96の表面に形成された化学めっき膜922をマイクロエッチングして除去する。このとき、スルーホール902の内部に形成した導電被膜903はそのまま残す。

【0007】 次いで、スルーホール902の内部に樹脂

95を印刷法により充填する。このとき、図23、図25に示すごとく、樹脂95はスルーホールから突出して樹脂凸部951が形成されてしまう。そのため、次いで、図24に示すごとく、スルーホール902から突出した樹脂凸部951を研磨除去することにより、樹脂95を平坦にする。以上により、上記プリント配線板97を得る。

## 【0008】

【解決しようとする課題】しかしながら、上記従来のプリント配線板の製造方法においては、以下の問題がある。即ち、図23、図25に示すごとく、スルーホール902から突出した樹脂95の一部はスルーホール902から突出するため、研磨除去している。このとき、図25に示すごとく、外層パターン92も研磨除去により損傷部929が形成される場合がある。その理由は、外層パターン92は、銅箔をエッチングしてパターン形成したものであり、銅箔の厚み分だけ絶縁基板96の表面から突出している。そのため、樹脂凸部951の研磨除去の際に、外層パターン92も研磨を受けるからである。

【0009】また、図17、図18に示すごとく、近年、外層パターン92の間隔は狭小化するようになってきた。具体的には、外層パターン92は、その最小距離Aが0.1mm以下となるまで接近する場合がある。この場合、隣接する外層パターン92同志が、ショートし易くなる。

【0010】即ち、図26に示すごとく、外層パターン92を狭小の間隔に形成する場合には、スルーホール902の穴明けの際に、実際の穴明け位置902bが設計位置902aからずれことがある。また、絶縁基板96の表面にレジスト膜99を被覆する場合に、実際の被覆位置99bが設計位置99aからずれことがある。

【0011】そのため、絶縁基板96の表面に電気めっき膜923を形成すると、電気めっき膜923が隣接する外層パターン92の表面まで被覆してしまう場合がある。この場合、隣接する外層パターン92同志が電気に接続して、ショートの原因となる場合がある。

【0012】本発明はかかる従来の問題点に鑑み、外層パターンに損傷がなく、ショートを発生させることなく高密度に実装することができる、プリント配線板の製造方法を提供しようとするものである。

## 【0013】

【課題の解決手段】請求項1の発明は、絶縁基板の表面に設けた外層パターンと、スルーホールとを有するプリント配線板を製造する方法において、まず、絶縁基板の全表面に外層パターン形成用の導電層を形成し、次いで、上記絶縁基板にスルーホールを穴明けし、次いで、少なくとも上記スルーホールの内壁に、化学めっき膜を形成し、次いで、上記スルーホールの内部に印刷法により樹脂を充填し、次いで、上記スルーホールから突出し

た樹脂を研磨除去し、次いで、絶縁基板の表面に、外層パターン非形成部分の形状と同一の形状を有するドライフィルムを載置することにより、導電層における外層パターン形成部分を露出させた状態で外層パターン非形成部分を被覆し、次いで、上記ドライフィルムより露出している導電層の上記外層パターン形成部分に、半田めっき膜を形成し、次いで、上記ドライフィルムを取り去り、次いで、上記半田めっき膜より露出している上記導電層をエッチング除去して、外層パターンを形成し、次いで、上記半田めっき膜を除去することを特徴とするプリント配線板の製造方法である。

【0014】本発明において最も注目すべきことは、絶縁基板の表面全体に導電層を形成した状態でスルーホールの内部に樹脂を充填し、その後上記導電層の外層パターン非形成部分をエッチングして外層パターンを形成することである。

【0015】次に、本発明の作用及び効果について説明する。本発明においては、絶縁基板の表面全体に導電層を形成した状態でスルーホールの内部に樹脂を充填している(図9参照)。そのため、スルーホールから突出した凸状の樹脂を研磨除去すると、平坦な導電層は、損傷せず欠陥が生じない。従って、この無傷の導電層にエッチングを行うことによって、外層パターンを損傷なく形成することができる。

【0016】また、外層パターン非形成部分と同一形状を有するドライフィルムを、絶縁基板表面に被覆して、外層パターン形成部分に半田めっき膜を形成する(図12参照)。次いで、ドライフィルムを取り去ると、外層パターン非形成部分の導電層が露出する(図13参照)。その後、ドライフィルムより露出した導電層をエッチングすると、外層パターン非形成部分の導電層がエッチング除去されて、半田めっき膜により被覆された外層パターン形成部分の導電層が残る(図14参照)。これにより、絶縁基板の表面に外層パターンが形成される。

【0017】従って、外層パターンは、導電層におけるドライフィルムと同一形状の部分がエッチング除去されることによって形成されることとなる。従って、本発明によれば、隣接する外層パターン同志の間には、ドライフィルムの形状分の絶縁間隔が介在することとなり、両者が接続してショートの原因となることは全くない。

【0018】また、このため、ドライフィルムの幅を狭くすることによって、絶縁間隔を確保して、微細な外層パターンを形成することができる。また、外層パターンの間隔を従来よりも狭くすることができます。従って、本発明によれば、ファインで高密度のパターンを形成することができる。

【0019】上記化学めっき膜は、少なくともスルーホールの内壁に形成する。このとき、絶縁基板の全表面に化学めっき膜を形成してもよい。その理由は、化学めっ

き膜は、導体層のエッチングの際に、導体層とともに除去されるからである。

【0020】また、請求項2の発明のように、上記化学めっき膜を形成した後には、該化学めっき膜により被覆されたスルーホールの内壁に電気めっき膜を形成することが好ましい。これにより、スルーホールの内壁に膜厚のめっき膜を形成することができ、スルーホールの導通性を良好にすることができます。

【0021】次に、請求項3の発明は、絶縁基板の内部に設けた内層パターンと絶縁基板の最外層に設けた外層パターンとの間の電気的導通を行うスルーホールを有するとともに、電子部品を搭載するための凹状の搭載部を設けてなる多層のプリント配線板を製造する方法において、まず、内層パターン及び搭載部を有する絶縁基板を形成するとともに該絶縁基板の最外層の全表面に外層パターン形成用の導電層を形成し、次いで、上記絶縁基板にスルーホールを穴明けし、次いで、上記スルーホールの内壁及び上記搭載部を含めて上記絶縁基板の全表面に、化学めっき膜を形成し、次いで、少なくとも上記スルーホールを開口させる開口孔を有するレジスト膜により上記絶縁基板の表面を被覆し、次いで、上記レジスト膜より露出している上記スルーホールの内壁に、電気めっき膜を形成し、次いで、上記レジスト膜を取り去り、次いで、上記スルーホールの内部に印刷法により樹脂を充填し、次いで、上記スルーホールから突出した樹脂を研磨除去し、次いで、上記導体層は残したまま、上記絶縁基板の表面に露出している化学めっき膜をマイクロエッチングし、次いで、絶縁基板の表面に、外層パターン非形成部分の形状と同一の形状を有するドライフィルムを載置することにより、導電層における外層パターン形成部分を露出させた状態で外層パターン非形成部分を被覆し、次いで、上記ドライフィルムより露出している導電層の上記外層パターン形成部分に、半田めっき膜を形成し、次いで、上記ドライフィルムを取り去り、次いで、上記半田めっき膜より露出している上記導電層をエッチング除去して、外層パターンを形成し、次いで、上記半田めっき膜を除去することを特徴とするプリント配線板の製造方法である。

【0022】本発明は、上記請求項1の発明を用いて、電子部品搭載用の搭載部を有する多層構造のプリント配線板を製造する方法である。

【0023】本発明においても、請求項1、2と同様に、絶縁基板の表面全体に導電層を形成した状態で、スルーホールより突出した樹脂を研磨除去しているため、導電層に損傷を与えることなく、樹脂を研磨除去でき、無償の外層パターンを形成できる。また、外層パターンは、導電層におけるドライフィルムと同一形状の部分がエッチング除去されることによって形成されるため、隣接する外層パターンの間には必ずドライフィルムの形状分の絶縁間隔を確保することができる。

## 【0024】

【発明の実施の形態】本発明の実施形態例にかかるプリント配線板の製造方法について、図1～図15を用いて説明する。本例により製造されるプリント配線板7は、図1に示すごとく、絶縁基板6の内部に設けた内層パターン3と絶縁基板6の最外層に設けた外層パターン2との電気的導通を行うスルーホール602と、電子部品を搭載するための凹状の搭載部601とを有している。搭載部601の内部には、内層パターン3の一部が露出している。

【0025】また、図1、図2に示すごとく、外層パターン2は、スルーホール602の周囲に設けたランド部26と、半田ボール68を接合するためのパッド部27とを有している。また、内層パターン3は、凹状の搭載部601の壁面から露出する部分にポンディングパッド部31を有している。

【0026】上記プリント配線板7の製造方法の概要を説明すると、絶縁基板6の表面全体に導電層21を形成した状態でスルーホール602の内部に樹脂5を充填し(図10)、その後導電層21をエッチングして外層パターン2を形成する(図14)。

【0027】以下、上記プリント配線板の製造方法の詳細について説明する。まず、図3に示す積層状態よりも前の工程においては、ガラスエポキシ基板等の樹脂基板61～64を準備する。樹脂基板61～64の表面全体に、銅箔からなる導電層21を貼着する。

【0028】次に、絶縁基板の内層となる樹脂基板61～63の表面に、内層パターン形成用のレジスト膜を形成し、導電層21をエッチングして内層パターン3を形成する。内層パターン3には、搭載部601の内部に露出する部分にポンディングパッド部31を形成しておく。一方、絶縁基板の最外層となる導電層21は、そのまま残しておく。次に、樹脂基板61～64に搭載部形成用の開口部605～608を穿設する。

【0029】次に、図3に示すごとく、これらの樹脂基板61～64を積層、圧着して絶縁基板6を得るとともに、階段状に開口した搭載部601を形成する。搭載部601の内部には、内層パターン3の一部であるポンディングパッド部31を露出させておく。

【0030】次いで、図4に示すごとく、絶縁基板6にドリル等を用いてスルーホール602を穴明けする。次いで、図5に示すごとく、スルーホール602の内壁及び搭載部601の内部を含めて絶縁基板6の表面全体に、パラジウムめっき核を形成し、次いで、これらの表面に化学めっき膜22を形成する。化学めっき膜22は、銅化学めっき液に絶縁基板6を浸漬して銅被膜を析出させたものである。

【0031】次いで、図5に示すごとく、スルーホール602及びその周囲を開口させる開口孔110を有するレジスト膜11により絶縁基板6の表面を被覆する。上

記スルーホール602の周囲は、外層パターン2の一部であるランド部26及びパッド部27を形成すべき部分である(図2)。

【0032】次いで、図6に示すごとく、絶縁基板6を電気銅めっき液に浸漬するとともに、絶縁基板6の表面を被覆している化学めっき膜22に通電させて、スルーホール602の内壁及びその周囲に電気めっき膜23を形成させる。次いで、図7に示すごとく、レジスト膜1を取り去る。

【0033】次いで、図8、図9に示すごとく、スルーホール602の内部に印刷法によりエポキシ系樹脂5を充填する。上記印刷法は、具体的には、絶縁基板6の表面に、スルーホール602を除く部分を被覆するマスクを形成し、マスクの上から適度な粘度に調整された樹脂を充填していく。

【0034】このとき、図9に示すごとく、スルーホール602の上に、樹脂5が突出して、凸部51を形成する。このため、スルーホール602から突出した樹脂5の凸部51をバフ研磨などの手段により研磨除去することにより、図10に示すごとく、スルーホール602に充填した樹脂5の上下端を平坦面50とする。次いで、絶縁基板6にマイクロエッチングを施して、絶縁基板6の最外層に形成した導電層21は残したまま、絶縁基板6の表面に露出している化学めっき膜22及びバラジウムめっき核を除去する。

【0035】次いで、図11に示すごとく、絶縁基板6の表面に、外層パターン非形成部分の形状と同一の形状を有するドライフィルム12を載置することにより、導電層21における外層パターン形成部分を露出させた状態で外層パターン非形成部分を被覆する。

【0036】次いで、図12に示すごとく、ドライフィルム12より露出している外層パターン形成部分、及び搭載部601に露出した内層パターン3に、半田めっき膜24を形成する。次いで、図13に示すごとく、ドライフィルム12を取り去り、外層パターン非形成部分の導電層21を半田めっき膜24より露出させる。次いで、上記外層パターン非形成部分の導電層21をエッチング除去して、絶縁基板6の最外層に外層パターン2を形成する。このとき、搭載部601内の内層パターン3は半田めっき膜24により保護されている。次いで、図15に示すごとく、半田めっき膜24を除去する。

【0037】その後、図1に示すごとく、絶縁基板6の表面に、外層パターン3におけるランド部26及びパッド部27を露出させた状態で永久レジスト膜66を形成し、次いで、永久レジスト膜66より露出した外層パターン2の表面にニッケル・金めっき25を施す。次いで、外層パターン2のパッド部27に半田ボール68を接合する。次いで、絶縁基板6の外形加工を行う。以上により、本例のプリント配線板7(図1)が得られる。

【0038】その後、図1に示すごとく搭載部601に

電子部品60を実装し、電子部品60とボンディングパッド部31との間をボンディングワイヤー310により電気的に接続し、これらを封止用樹脂600により封止する。次いで、プリント配線板7の半田ボール68をマザーボード8のパッド81に載置し、半田ボール68を溶融する。これにより、プリント配線板7がマザーボード8に接合される。

【0039】次に、本例の作用及び効果について説明する。本例においては、図8、図9に示すごとく、絶縁基板6の表面全体に導電層21を形成した状態でスルーホール602の内部に樹脂5を充填している。そのため、スルーホール602の上方及び下方に突出した樹脂5の凸部51を研磨除去するとき、平坦な導電層21は殆ど研磨除去されず、損傷及び欠陥は生じない。従って、図12～図14に示すごとく、無傷の導電層21にエッチングを行うことにより外層パターン2を損傷なく形成することができる。

【0040】また、図12～図14に示すごとく、外層パターン2は、導電層21におけるドライフィルム12と同一形状の部分がエッチング除去することにより、形成している。従って、隣接する外層パターン同志の間にには、ドライフィルム12の形状分の絶縁間隔が介在することとなり、両者が接続してショートの原因となることは全くない。

【0041】また、このため、ドライフィルム12の幅を狭くすることによって、絶縁間隔を確保して、微細な外層パターン2を形成でき、外層パターン間の距離を最小0.1mm以下にまで狭くすることができる。従つて、本例の製造方法によれば、ファインで高密度の外層パターン2を形成することができる。

【0042】

【発明の効果】本発明によれば、外層パターンに損傷がなく、ショートを発生させることなく高密度に実装することができる、プリント配線板の製造方法を提供することができる。

【図面の簡単な説明】

【図1】実施形態例における、プリント配線板の断面図。

【図2】実施形態例における、プリント配線板の平面図。

【図3】実施形態例のプリント配線板の製造方法を説明するための、絶縁基板の断面図。

【図4】図3に続く、スルーホールを形成した絶縁基板の断面図。

【図5】図4に続く、レジスト膜により被覆された絶縁基板の断面図。

【図6】図5に続く、電気めっき膜を形成した絶縁基板の断面図。

【図7】図6に続く、レジスト膜を除去した絶縁基板の断面図。

【図8】図7に続く、スルーホール内に樹脂を充填した絶縁基板の断面図。

【図9】図7に続く、スルーホール内に樹脂を充填した絶縁基板の斜視図。

【図10】図8に続く、スルーホールより突出した樹脂の凸部を平坦化した絶縁基板の断面図。

【図11】図10に続く、ドライフィルムにより被覆した絶縁基板の断面図。

【図12】図11に続く、半田めっき膜を形成した絶縁基板の断面図。

【図13】図12に続く、ドライフィルムを除去した絶縁基板の断面図。

【図14】図13に続く、外層パターンを形成した絶縁基板の断面図。

【図15】図14に続く、半田めっき膜を除去した絶縁基板の断面図。

【図16】従来例における、プリント配線板の断面図。

【図17】従来例における、プリント配線板の裏面図。

【図18】従来例における、隣接する外層パターンの関係を示す説明図。

【図19】従来例における、プリント配線板の製造方法を説明するための、絶縁基板の断面図。

【図20】図19に続く、スルーホールを穿設した絶縁基板の断面図。

【図21】図20に続く、レジスト膜により被覆された絶縁基板の断面図。

【図22】図21に続く、電気めっき膜を形成した絶縁基板の断面図。

【図23】図22に続く、スルーホール内に樹脂を充填した絶縁基板の断面図。

【図24】図23に続く、スルーホールより突出した樹脂の凸部を平坦化した絶縁基板の断面図。

【図25】従来例における、スルーホールより突出した

樹脂の凸部を研磨除去するときの問題点を示すための、絶縁基板の部分斜視図。

【図26】従来例における、スルーホール付近の電気めっき膜の形成位置を示す、絶縁基板の平面図(A)、及び断面図(B)。

【符号の説明】

1 1 . . . レジスト膜,

1 1 0 . . . 開口孔,

1 2 . . . ドライフィルム,

1 3 . . . マスク,

2 . . . 外層パターン,

2 1 . . . 導電層,

2 2 . . . 化学めっき膜,

2 3 . . . 電気めっき膜,

2 4 . . . 半田めっき膜,

2 5 . . . ニッケル・金めっき,

2 6 . . . ランド部,

2 7 . . . パッド部,

3 . . . 内層パターン,

3 1 . . . ボンディングパッド部,

5 . . . 樹脂,

6 . . . 絶縁基板,

6 0 . . . 電子部品,

6 1 ~ 6 4 . . . 樹脂基板,

6 7 . . . 放熱板,

6 8 . . . 半田ホール,

6 0 0 . . . 封止用樹脂,

6 0 1 . . . 搭載部,


6 0 2 . . . スルーホール,

30 7 . . . プリント配線板,


8 . . . マザーボード,

8 1 . . . パッド,


【図2】




【図3】




【図1】




【図18】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】





【図12】



【図13】




【図14】




【図15】


【図16】




【図17】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】



【図25】



【図26】

